**Université Sidi Mohamed Ben Abdellah**
**Ecole Nationale Des Sciences Appliquée**
**Pr. Hanaa MANSOURI**

**Année 2025/2026**

# ELECRONIQUE NUMERIQUE

## TD N°3 – Circuits combinatoires

### Exercice 1 : Encodeur


Dans le cas d'un encodeur prioritaire, si plusieurs lignes d'entrée sont actives simultanément, le résultat correspondant à une seule parmi celles-ci est affiché en sortie. Par exemple, si A7 et A8 sont dans l'état 1, l'encodeur prioritaire donne en sortie le code correspondant à « 8 »

| A9 | A8 | A7 | A6 | A5 | A4 | A3 | A2 | A1 | A0 | S3 | S2 | S1 | S0 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| | | | | | | | | | | 0 | 0 | 0 | 0 |
| | | | | | | | | | | | | | |
| | | | | | | | | | | | | | |
| | | | | | | | | | | | | | |
| | | | | | | | | | | | | | |
| | | | | | | | | | | | | | |
| | | | | | | | | | | | | | |
| | | | | | | | | | | | | | |
| | | | | | | | | | | | | | |
| | | | | | | | | | | 1 | 0 | 0 | 1 |

a) En tenant compte des informations précédentes, compléter la table de vérité ci-contre correspondant à un encodeur de priorité décimal
b) Donner les équations logiques exprimant les Yi en fonction des variables d'entrée

### Exercice 2 : Encodeur

Soit un dispositif combinatoire à 5 lignes d'entrée et 3 lignes de sortie




Le fonctionnement est le suivant :


- Lorsqu'une seule ligne d'entrée, parmi E0, E1, E2 et E3 se trouve au niveau haut, son numéro est codé en binaire sur les sorties A et B (B le bit le plus significatif).
- Si plusieurs lignes sont simultanément au niveau haut on code le numéro le plus élevé.

- Si toutes les lignes d'entrée sont au niveau bas, on code BA=00, mais on signale par Eout =1 que ce code n'est pas valide. Dans les autres cas Eout =0.
- Le fonctionnement décrit jusqu'ici s'observe lorsque Ein =1 ; si Ein =0, on obtient B=A= Eout =0.

a) Dresser la table de vérité. Cette table ayant 32 lignes, on cherchera à condenser la représentation (6 lignes).
b) Etablir les équations logiques simplifiées des sorties A, B et Eout.
c) Démontrer que : $E_{out} = \overline{\bar{E}_{in} + E_0 + A + B}$
d) Proposer un schéma de réalisation de cet encodeur utilisant des portes NOR à 2 entrées et des portes OR à 2 entrées.

**Exercice 3 : Décodeur DCB – Sept segments**

On cherche à concevoir un décodeur pour piloter un afficheur 7 segments. La logique de décodage requiert 4 entrées BCD et 7 sorties, soit une pour chaque segment de l'afficheur, comme l'illustre la figure suivante :




a) Dresser la table e vérité du décodeur BCD/ 7 segments. Les sorties seront considérées indéterminées (ϕ) pour les combinaisons d'entrée non valides
b) A l'aide du tableau de Karnaugh déterminer les expressions simplifiées des sorties
c) Représenter le schéma logique des sorties a, b et c

**Exercice 4 : Transcodeur**

On donne ci-dessous la table de transcodage suivante :

| Entrées | | | Sorties | | |
|---|---|---|---|---|---|
| $A_3$ | $A_2$ | $A_1$ | $B_3$ | $B_2$ | $B_1$ |
| 0 | 0 | 0 | 0 | 1 | 1 |
| 0 | 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 0 | 1 | 1 | 0 |
| 0 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 | 0 |
| 1 | 1 | 1 | 1 | 0 | 0 |

a) Donner les équations simplifiées des sorties du transcodeur.
b) Réaliser la fonction de sortie B3 à l'aide des NAND à deux entées.

**Exercice 5 : Multiplexeurs & Démultiplexeurs & Décodeur**

1. Un multiplexeur (MPX) 4→1 est un circuit logique combinatoire à 4 entrées d'informations E0, E1, E2 et E3 deux entrées d'adresse A, B (B le bit le plus significatif MSB) et une sortie S.

   a) Donner la table de vérité de ce MPX et l'expression de la sortie S.

   b) Réaliser la fonction XNOR à l'aide de ce MPX.

2. Un décodeur 2→ 4 est un circuit logique combinatoire à deux entrées d'adresse B et A (B le MSB) et 4 sorties S0, S1 S2 et S3 dont une seule est active à la fois

   a) Donner la table de vérité de ce décodeur et les expressions de ses sorties.

   b) Montrer que le MPX 4 →1 peut être réalisé à l'aide d'un décodeur 2→ 4. En déduire le circuit de réalisation.

3. La transmission parallèle d'une information codée sur 4 bits est assez couteuse (nécessite 4 lignes de transmission). Pour transmettre cette information, on utilise le mode de transmission série plus économique (une seule ligne de transmission). A la transmission on place un MPX 4 → 1 qui aiguille l'information codée sur 4 bits sur une seule sortie S. Cette sortie S est liée à l'entrée E d'un démultiplexeur (DMPX1→4) de sorties R0, R1, R2 et R3. Les entrées d'adresse B et A sont communes au MPX et DMPX


   a) Donner le schéma bloc réalisant cette transmission.

   b) Déterminer les expressions de R0, R1, R2 et R3 en fonction de E0, E1, E2, E3, A et B.

   c) Donner le schéma réalisant cette transmission (utiliser des portes NON, des portes AND à 3 entrées et 1 porte OR à 4 entrées).

**Exercice 6 : Multiplexeur**

Soit le schéma ci-contre :





a) Donnez l'équation de S en fonction de A, B, C, D, et E.

## Exercice 7 : Comparateur

1. Donner le schéma logique d'un comparateur 1 bit pourvu d'une entrée de validation E autorisant la comparaison. Si E=0, toutes les sorties valent « O », sinon le fonctionnement est le suivant

- Si=1 si Ai> Bi,
- Ei=1 si Ai=Bi,
- Ii=1 si Ai<Bi.





2. Déduire le schéma d'un comparateur de deux nombres de 3 bits A=(a2a1a0)2 B=(b2b1b0)2 utilisant 3 comparateurs à 1 bits en cascade et des portes "OU". Quel inconvénient présente cette solution ? Comment remédier à cet inconvénient

**Université Sidi Mohamed Ben Abdellah**
**Ecole Nationale Des Sciences Appliquée**
**Pr. Hanaa MANSOURI**

**Année 2025/2026**

## Exercice 8 : Comparateur

On veut réaliser un circuit capable de comparer 2 nombres binaires de 4 bits notés A=(A3A2A1A0) et B=(B3B2B1B0) que l'on appelle communément « comparateur 4 bits ». Pour cela, on demande de.




a) Etablir une table de vérité puis réaliser le logigramme du comparateur de deux nombres à 1 bits Ai et Bi , schématisé ci-dessous

b) Etablir par un raisonnement S, E et I en fonction de Si , Ei et Ii puis réaliser un comparateur 2 bits en utilisant 2 comparateurs 1 bits, 3 portes ET à 2 entrées et 2 portes OU à 2 entrées

c) Refaire le travail pour réaliser un comparateur de deux nombres binaires de 4 bits A et B

## Exercice 9 : Additionneurs

On veut réaliser l'addition S de 2 nombres A et B codés en binaires naturel sur n bits tels que :

$$\begin{array}{lcccccc} A \longrightarrow & & A_n & A_{n-1} & \dots & A_1 \\ B \longrightarrow & + & B_n & Bn\text{-}1 & \dots & B_1 \\ \hline S \longrightarrow & = & S_n & S_{n-1} & \dots & S_1 \end{array}$$

An Bn et Sn étant les bits de poids fort

1. Demi-additionneur : on appelle Si et Ci respectivement le résultat et la retenue de l'addition de 2 bits Ai et Bi indépendamment de la retenue Ci-1 de l'addition des 2 bits précédents. Etablir les tables de Karnaugh de Si et Ci. En déduire le diagramme logique de ces 2 fonctions en utilisant des fonctions élémentaires (OR, AND, XOR…)

2. Additionneur complet à retenue propagée (ripple carry) : pour réaliser l'addition de A et B, on additionne en commençant par les bits de poids faible, Ai , Bi et Ci-1. Le résultat est Si et une retenue éventuelle Ci .

a) Faire les tables de Karnaugh de Si et Ci . En déduire le diagramme logique de ces fonctions. Précisez les circuits utilisés.


b) A partir du bloc élémentaire d'addition définit précédemment, définir le schéma réalisant l'addition de A et B (4 bits)

**Université Sidi Mohamed Ben Abdellah**
**Ecole Nationale Des Sciences Appliquée**
**Pr. Hanaa MANSOURI**

**Année 2025/2026**

## Exercice 10 : Additionneur-Soustracteur

Soit le montage suivant qui représente un additionneur- soustracteur de deux nombres à 4 bits.




- Donner le rôle de l'entrée SST.
- Donner le rôle du circuit C .
- Compléter le tableau suivant :

| SST | A3A2A1A0 | D3D2D1D0 | B3B2B1B0 | C4C3C2C1C0 | FONCTIONNEMENT |
|---|---|---|---|---|---|
| 0 | 1111 | 1001 | | | |
| 0 | 1111 | 1111 | | | |
| 1 | 0111 | 1001 | | | |
| 1 | 1101 | 0010 | | | |